UNISTMO

F. Soria, D. Pacheco y M. Sanchez “Frames, Bits and Chips, Error Rate Evaluation for a DSSS Communication System in AWGN Channel and Multiple Access Interference (MAI) Conditions”. Revista ingeniería, investigación y tecnología, UNAM. Vol. 27, No.03, Diciembre 2007, págs. 271-277 ISSN: 1405-7743.
D. Pacheco, F. Soria, M. Linares, M. Salim, “Circuito de recuperación de reloj CMOS completamente integrable, diferencial, de alta velocidad y bajo consume de potencia”, Revista Ingeniería e investigación, Universidad Nacional de Colombia, Vol. 27, No.03, Diciembre 2007, pags 70-76 ISSN: 0120-5609.
M. Linares, D. Pacheco, M. Salim, “An experimental comparison of clock distributions networks for systems on chip”, 2007 4th international conference on electrical and electronics engineering (ICEEE2007). Mexico city, México. Septiembre 2007. ISBN: 1-4244-1166-1.
Daniel Pacheco Bautista, Mónico Linares Aranda. “A low power and high speed, CMOS Voltage-controlled oscillator” International symposium on circuits and systems” Vancouver Canada, May 2004. ISBN: 0-7803-8251-X